ปัญหาสำคัญ
คำอธิบาย
เนื่องจากปัญหาเริ่มต้นจากซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.4 คุณอาจเห็น IP แหล่งข้อมูล HDMI 2.1 Intel® FPGA ในโหมด TMDS ส่งผลให้ขั้วต่อ VSYNC และ HSYNC ไม่ถูกต้อง
-
ปัญหานี้มีผลต่อ HDMI 2.1 Intel® FPGA Source IP ในโหมด TMDS เท่านั้น
-
ปัญหานี้ไม่ส่งผลกระทบต่อ HDMI 2.1 Intel® FPGA Source IP ในโหมด FRL หรือ IP แหล่งที่มาของ HDMI 2.0 Intel® FPGA
หมายเหตุ: เปิดใช้งาน HDMI 2.1 เมื่อตั้งค่า Support FRL = 1 ในขณะที่เปิดใช้งาน HDMI 2.0 เมื่อตั้งค่า รองรับ FRL = 0
ความละเอียด
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.4