ID บทความ: 000087889 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/05/2024

ทําไมฉันถึงเห็นพฤติกรรมที่ไม่คาดคิดกับ HPS IO เฉพาะสําหรับการออกแบบ FPGA SoC Agilex™ 7 ของฉัน และตําแหน่งพินที่ไม่ถูกต้องในรายงาน pinout

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 21.1 และใหม่กว่า พินเอาต์พุต HPS เฉพาะอาจแม็ปไม่ถูกต้องกับตําแหน่งพินในระหว่างขั้นตอน Fitter

    นี่อาจทําให้ตําแหน่งพินไม่ตรงกันระหว่างตําแหน่งพินที่กําหนดไว้ใน GUI พารามิเตอร์ IP ของ HPS ใน Platform Designer และไฟล์ .pinout ที่สร้างขึ้นระหว่างการคอมไพล์และพฤติกรรมที่ไม่คาดคิดในรันไทม์

    ความละเอียด

    เมื่อต้องการหลีกเลี่ยงหรือหลีกเลี่ยงปัญหานี้ ให้เลือกทําอย่างใดอย่างหนึ่งต่อไปนี้

    • เพิ่ม การกําหนดตําแหน่งพินให้กับพินเอาต์พุต HPS ใน ไฟล์ .qsf ตาม พารามิเตอร์ HPS IP GUI ใน Platform Designer หรือ
    • ใช้ตัวแก้ไขการมอบหมายในซอฟต์แวร์ Quartus® Prime Pro Edition เพื่อบังคับให้ Fitter วางเอาต์พุต HPS ในตําแหน่งพินที่กําหนด

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.2

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้