ID บทความ: 000087813 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 22/03/2023

ทําไมตัวอย่าง Intel® FPGA P-Tile Avalon® Streaming IP สําหรับการออกแบบ PCI Express ที่มุ่งเป้าไปที่ Intel Agilex® 7 FPGA แสดงการละเมิดความกว้างของชีพจรขั้นต่ํา

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • ตัวอย่างการใช้งาน Avalon-Streaming Hard IP สำหรับ PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2 และก่อนหน้า คุณอาจพบการละเมิดความกว้างของพัลส์ขั้นต่ําเมื่อใช้ตัวอย่างการออกแบบสําหรับ IP สตรีมมิ่ง Intel® FPGA P-Tile Avalon® สําหรับ PCI Express การกําหนดเป้าหมาย Intel Agilex® 7 FPGA

    ความละเอียด

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Edition 21.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้