ทําไมการออกแบบของฉันจึงไม่ผ่านเฟส "Support Logic Generation" ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เมื่อใช้การผสมผสานIntel® FPGA Hard IPอีเธอร์เน็ต F-Tile กับตัวแปร PTP และตัวแปร F-Tile PMA Direct PHY

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2 การผสมผสานIntel® FPGA Hard IP F-Tile Ethernet กับตัวแปร PTP และตัวแปร F-Tile PMA Direct PHY จะไม่ผ่านเฟส Intel® Quartus® Prime Pro "Support Logic Generation" พร้อมข้อความแสดงข้อผิดพลาดต่อไปนี้: "ข้อผิดพลาด (21842): Solver ล้มเหลวในการค้นหาโซลูชัน"

การแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2 ให้ทําตามขั้นตอนต่อไปนี้:

1. นําทางไปยังไดเรกทอรี /synth
2. เปิด ไฟล์ "directphy_f_hip.sv"
3. เปลี่ยน บรรทัดต่อไปนี้จาก:

ก. localparam local_bb_f_ehip_e400g_ptp0_aib2_div2_clk = bb_f_ehip_e400g_ptp0_aib2_div2_clk;

ข. localparam local_bb_f_ehip_e400g_ptp1_aib2_div2_clk = bb_f_ehip_e400g_ptp1_aib2_div2_clk;

ถึง:

a. localparam local_bb_f_ehip_e400g_ptp0_aib2_div2_clk = "__BB_DONT_CARE__";

b. localparam local_bb_f_ehip_e400g_ptp1_aib2_div2_clk = "__BB_DONT_CARE__";  

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.4