ID บทความ: 000087743 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/09/2021

ควรใช้สัญญาณใดของIntel® FPGA IPอินเทอร์เฟซหน่วยความจําแบนด์วิดธ์สูง (HBM2) Intel® Stratix® 10 เพื่อตรวจสอบว่าควรเริ่มโต้ตอบกับอินเทอร์เฟซบัส AXI เมื่อใด

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® อินเทอร์เฟซหน่วยความจำแบนด์วิทสูง (HBM2)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อใช้Intel® FPGA IPอินเทอร์เฟซหน่วยความจําแบนด์วิดธ์สูง (HBM2) Intel® Stratix® 10 คุณอาจเห็น AXI มีสัญญาณที่ตรวจสอบ แล้ว ระหว่างการปรับเทียบ แต่ไม่ปลอดภัยในการโต้ตอบ คุณควรรอจนกว่าสัญญาณ local_cal_success จะได้รับการตรวจสอบก่อนที่จะเริ่มโต้ตอบกับอินเทอร์เฟซบัส AXI

    ความละเอียด

    ข้อมูลนี้จะรวมอยู่ในคู่มือผู้ใช้Intel® FPGA IPอินเทอร์เฟซIntel® Stratix® 10 High Bandwidth Memory (HBM2) ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Stratix® 10 MX FPGA
    เอฟพีจีเอ Intel® Stratix® 10 NX

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้