คำอธิบาย
เมื่อใช้Intel® FPGA IPอินเทอร์เฟซหน่วยความจําแบนด์วิดธ์สูง (HBM2) Intel® Stratix® 10 คุณอาจเห็น AXI มีสัญญาณที่ตรวจสอบ แล้ว ระหว่างการปรับเทียบ แต่ไม่ปลอดภัยในการโต้ตอบ คุณควรรอจนกว่าสัญญาณ local_cal_success จะได้รับการตรวจสอบก่อนที่จะเริ่มโต้ตอบกับอินเทอร์เฟซบัส AXI
ความละเอียด
ข้อมูลนี้จะรวมอยู่ในคู่มือผู้ใช้Intel® FPGA IPอินเทอร์เฟซIntel® Stratix® 10 High Bandwidth Memory (HBM2) ในอนาคต