ID บทความ: 000087685 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 03/01/2023

ทําไม P-Tile Avalon® Streaming Intel® FPGA IPสําหรับอินเทอร์เฟซการกําหนดค่าใหม่ของ PCI Express จึงเข้าถึงการลงทะเบียนพื้นที่กําหนดค่า

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สําหรับตรรกะของแอปพลิเคชันในการเข้าถึงการลงทะเบียนพื้นที่กําหนดค่า ให้ใช้ P-Tile Avalon® Streaming Intel® FPGA IPสําหรับ PCI Express พร้อมโหมด TLP BYPASS, อินเทอร์เฟซการกําหนดค่า Hard IP ใหม่

    ไม่สามารถใช้อินเทอร์เฟซการกําหนดค่า Hard IP ใหม่เมื่อเปิดใช้งานชุดเครื่องมือดีบักอยู่

     

    ความละเอียด

    ตรวจสอบให้แน่ใจว่าปิดใช้งานตัวเลือกชุดเครื่องมือดีบักเมื่อใช้อินเทอร์เฟซการกําหนดค่า Hard IP ใหม่

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
    เอฟพีจีเอ Intel® Stratix® 10 DX

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้