ID บทความ: 000087683 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 16/02/2023

ข้อผิดพลาด: pcie_ed BAR_INTERPRETER.bri_master: TRAFFIC_GEN_CHECK.control_status_slave (0x120. 0x13f) ซ้อนทับ DMA_CONTROLLER.dma_slave (0x0. 0xfff)

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • Avalon-MM Intel® Stratix® 10 Hard IP+ สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ข้อผิดพลาดนี้อาจพบเห็นได้ระหว่าง Intel® L- และ H-tile Avalon®แมปหน่วยความจํา+ IP สําหรับรุ่นการออกแบบตัวอย่าง PCI Express* DMA ด้วยซอฟต์แวร์การออกแบบ Intel® Quartus® Prime

     

     

    ความละเอียด

    เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้ยกเลิกการเลือกตัวเลือก 'เปิดใช้งานอินเทอร์เฟซ Avalon-MM Slave' ในการตั้งค่า Avalon-MM เพื่อปิดใช้งาน โมดูล Bursting Slave การออกแบบตัวอย่าง DMA รองรับโมดูล Bursting Master เท่านั้น โมดูลตัวย้ายข้อมูลอ่านและโมดูล Write Data Mover ที่เปิดใช้งาน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้