ID บทความ: 000087612 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/09/2021

ทําไมจึงมีข้อผิดพลาดในการทํางานในฮาร์ดแวร์เมื่อใช้บล็อก DSP Intel® Stratix® 10 FPGA

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.3, 20.4 และ 21.1 คุณอาจเห็นความล้มเหลวของฮาร์ดแวร์เมื่อใช้บล็อก DSP ในอุปกรณ์ Intel® Stratix® 10 ปัญหานี้เกิดจากการปรับแต่งประสิทธิภาพในระหว่างขั้นตอน Fitter Place ในขณะที่แกะกล่องลงทะเบียนจากบล็อก DSP ซึ่งส่งผลให้การทํางานไม่ตรงกันระหว่างข้อมูลที่คาดไว้และข้อมูลที่สังเกต

    ความละเอียด

    หากคุณกําลังใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.3, 20.4 หรือ 21.1 ให้ดาวน์โหลดและติดตั้งโปรแกรมแก้ไขที่เกี่ยวข้อง:

    สําหรับการออกแบบที่เสร็จสมบูรณ์แล้วโดยใช้ซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชั่น 20.3, 20.4 หรือ 21.1 ให้ส่งคําขอที่หน้าการสนับสนุน My Intel และ14015146105 ID ข้อผิดพลาดอ้างอิง

     

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยเวอร์ชัน 21.2 ของซอฟต์แวร์ Prime Pro Edition Intel Quartus

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้