คำอธิบาย
คําเตือนต่อไปนี้จะปรากฏในตัววิเคราะห์เวลาเมื่อใช้คุณสมบัติ แผนกเอาต์พุตสัญญาณนาฬิกา ของคอร์ Clock Control Intel® FPGA IP:
ละเว้นตัวกรองที่ชื่อ.sdc(293): ไม่สามารถจับคู่|intelclkctrl_0|clkdiv_inst|clock_div1/2/4 ด้วยพินได้
คําเตือนอาจเกิดขึ้นเมื่อมีการ เปิดใช้งาน clock_div1x clock_div2x หรือ clock_div4x ในคอร์ IP แต่ไม่ได้เชื่อมต่อทางกายภาพในการออกแบบของคุณ
ความละเอียด
คําเตือนนี้สามารถละเลยได้อย่างปลอดภัยหากนาฬิกาไม่ได้เชื่อมต่อโดยเจตนา