ID บทความ: 000087546 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 07/12/2024

ทําไม HDMI FPGA Sink IP ไม่แสดงสถานะรีจิสเตอร์ SCDC CED_Update เมื่อตรวจพบข้อผิดพลาดของอักขระในช่องข้อมูล HDMI Sink

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition v21.2 และรุ่นก่อนหน้า HDMI FPGA Sink IP core ไม่ได้ตรวจสอบธงลงทะเบียน CED_Update SCDC เมื่อมีการตรวจพบข้อผิดพลาดของอักขระในอินเตอร์เฟซสื่อความละเอียดสูง (HDMI) sink ช่องข้อมูลทรัพย์สินทางปัญญา (IP) ซึ่งทําให้ IP ต้นทาง HDMI อ่านการอัปเดตสถานะที่ไม่ถูกต้องจาก HDMI sink IP

    ความละเอียด

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Cyclone® 10 GX FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้