ID บทความ: 000087495 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 18/04/2022

ทําไม F-Tile Ethernet Intel® FPGA Hard IPตัวอย่างการออกแบบที่ใช้ 10GE-1 กับตัวแปร PTP ไม่สามารถผ่านเฟส "Support-Logic Generation" เมื่อใช้ความถี่ PLL ของระบบแบบกําหนดเอง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v21.2 ตัวอย่างการออกแบบ F-Tile Ethernet Intel® FPGA Hard IP ไม่สามารถผ่านขั้นตอน "Support Logic Generation" ในซอฟต์แวร์ Intel Quartus Prime

    ข้อความแสดงข้อผิดพลาดต่อไปนี้เกิดขึ้นเมื่อใช้ 10GE-1 กับตัวแปรที่เปิดใช้งาน PTP และความถี่ลูปแบบ Locked Loop (PLL) ของระบบแบบกําหนดเอง เช่น 903.125 MHz:

    "ข้อผิดพลาด (21842): Solver ล้มเหลวในการค้นหาโซลูชัน"

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v21.2 ให้เลือกความถี่ PLL ของระบบเริ่มต้นที่ 805.664062 MHz เมื่อใช้ 10GE-1 กับตัวแปร PTP

     

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้