ID บทความ: 000087477 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/10/2023

ฉันจะเข้าถึงรีจิสเตอร์พื้นที่การกําหนดค่าของ Intel® L- และ H-tile Avalon® Streaming IP สําหรับ PCI Express* ในโหมดพอร์ตหลักได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อใช้ Intel® L- และ H-tile Avalon® Streaming IP Core สําหรับ PCI Express* ในโหมดพอร์ตราก จะต้องเปิดใช้งานอินเทอร์เฟซการกําหนดค่าใหม่ hip เพื่อเข้าถึงรีจิสเตอร์พื้นที่การกําหนดค่าพอร์ตราก

    ความละเอียด

    ไม่มีแผนที่จะเปลี่ยนการตั้งค่า IP และข้อความ ผู้ใช้จําเป็นต้องเปิดใช้งานอินเทอร์เฟซการกําหนดค่าใหม่ hip ในโหมดพอร์ตรากเมื่อเข้าถึงรีจิสเตอร์พื้นที่การกําหนดค่า

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 TX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้