ได้ SDMMC controller บน Cyclone® V SoC และ Arria® V SoC รองรับบัสข้อมูล 8 บิตสําหรับ eMMC
คู่มืออ้างอิงทางเทคนิคของระบบโปรเซสเซอร์ Hard ระบุการรองรับบัสข้อมูล 1 บิตและ 4 บิตอย่างไม่ถูกต้อง
ข้อผิดพลาดนี้ได้รับการแก้ไขในคู่มืออ้างอิงทางเทคนิคของระบบโปรเซสเซอร์ Cyclone V Hard