ID บทความ: 000087218 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/07/2014

การออกแบบตัวอย่าง Arria V GZ Hard IP สําหรับ PCI Express Qsys แสดงการเชื่อมต่อที่ไม่ถูกต้องสําหรับการรีเซ็ตคอนโทรลเลอร์การกําหนดค่าตัวรับส่งสัญญาณใหม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    การออกแบบตัวอย่าง Qsys ต่อไปนี้สําหรับArria V GZ Hard IP สําหรับ PCI Express IP Core แสดงเอาต์พุตการรีเซ็ต 2 หน่วยที่ขับเคลื่อนการรีเซ็ต อินพุตไปยังพอร์ตคอนโทรลเลอร์ mgmt_rst_reset การกําหนดค่าตัวรับส่งสัญญาณใหม่: Gen1 x4, Gen1 x8, Gen2 x1 และ Gen2 x4

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 13.1 Update 1 ของ Quartus ซอฟต์แวร์ II

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้