คำอธิบาย
เนื่องจากการปรับปรุงในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2 จะเห็นข้อความแสดงข้อผิดพลาดที่แสดงด้านบนในระหว่างการคอมไพล์หาก การตั้งค่า CvP การกําหนดค่าผ่านโปรโตคอล (CvP) ใน ตัวเลือกอุปกรณ์และพิน ถูกตั้งค่าเป็น เริ่มต้นและอัปเดต แต่ไม่ได้ทําเครื่องหมายตัวเลือก Enable_CvP (Intel_VSEC) ใน Intel® FPGA F-Tile Avalon® Streaming IP สําหรับ PCI Express, Intel® FPGA IPสตรีมมิ่ง R-Tile Avalon® สําหรับ PCI Express หรือในIntel® FPGA IP P-Tile สําหรับคอร์ PCI Express
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้เปิดใช้งานการตั้งค่าต่อไปนี้เพื่อใช้คุณสมบัติ CvP:
- ตั้งค่า CvP เป็น การเริ่มต้น และอัปเดตในตัวเลือกอุปกรณ์และพิน
- เปิดใช้งานตัวเลือก เปิดใช้งาน CVP (Intel VSEC) ใน Intel® FPGA F-Tile Avalon® Streaming IP สําหรับ PCI Express, R-Tile Avalon® Streaming Intel® FPGA IPสําหรับ PCI Express หรือในIntel® FPGA IP P-Tile สําหรับคอร์ PCI Express
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2