ID บทความ: 000087172 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 15/03/2019

ข้อผิดพลาดภายใน: ระบบย่อย: CONSTRA, ไฟล์: /quartus/db/constra/constra_mvsat_bcm_solver.cpp, บรรทัด: 523

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจพบข้อผิดพลาดนี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 17.1 และก่อนหน้าเมื่อคอมไพล์การออกแบบ Intel® Stratix® 10 FPGA ที่ประกอบด้วยการกําหนดตําแหน่งพินให้กับพินที่เกี่ยวข้องกับตัวรับส่งสัญญาณ ที่ไม่มีตัวรับส่งสัญญาณที่เชื่อมต่อทางกายภาพกับพินเหล่านี้ในการออกแบบของคุณ

    ความละเอียด

    เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้เชื่อมต่อพินเหล่านี้กับอินสแตนซ์ตัวรับส่งสัญญาณในการออกแบบของคุณหรือลบการบ้านของพิน

    ปัญหานี้มีกําหนดเวลาให้แก้ไขได้ในซอฟต์แวร์ Intel Quartus Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้