ID บทความ: 000087108 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 12/10/2011

คําเตือน: ไม่สนใจตัวกรองที่ altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr ไม่สามารถจับคู่กับพินได้

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    สําหรับการออกแบบ Qsys ที่มี Triple Speed Ethernet (TSE) ฟังก์ชัน MegaCore และกําหนดเป้าหมายตระกูลอุปกรณ์ Cyclone IV GX, Synopsys ไฟล์ข้อจํากัดการออกแบบ (.sdc) ที่สร้างขึ้นโดย Qsys ประกอบด้วย คําเตือนต่อไปนี้:

    Warning: ignored filter at altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr could not be matched with a pin

    ความละเอียด

    คําเตือนนี้ไม่เกี่ยวข้องกับอุปกรณ์ Cyclone IV GX ตระกูลและถูกสร้างขึ้นโดยมีข้อผิดพลาด คุณสามารถละเลยคําเตือนนี้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® IV FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้