ID บทความ: 000087103 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 31/12/2014

ปัญหาการกําหนดเวลาคอร์ IP RapidIO ในอุปกรณ์ Stratix IV และ Cyclone IV

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อคุณคอมไพล์คอร์ RapidIO IP ที่ตรงเป้าหมายCyclone อุปกรณ์ IV หรืออุปกรณ์ Stratix IV คุณอาจพบการกําหนดเวลาการตั้งค่า การละเมิด โดยเฉพาะอย่างยิ่งในโมดูลการบํารุงรักษา

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ใช้การจับเวลา Quartus II มาตรฐาน กลยุทธ์การกวาดข้อมูลเริ่มต้นใน Quartus II Design Space Explorer และการกําหนดภูมิภาค LogicLock

    ปัญหานี้จะได้รับการแก้ไขใน RapidIO เวอร์ชั่นในอนาคต แกน IP

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้