ID บทความ: 000087077 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/09/2011

Quartus II Fitter รายงานข้อผิดพลาดเมื่อใช้นาฬิกาที่สร้างขึ้น PLL ที่ 67.5 MHz ในอุปกรณ์ GX Stratix

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    Quartus II Fitter รายงานข้อผิดพลาดเมื่อคุณใช้ PLL ที่สร้างขึ้น อินพุตสัญญาณนาฬิกาที่ความถี่ 67.5 MHz ในการกําหนดเป้าหมาย SDI-SD MegaCore Stratixอุปกรณ์ GX

    ปัญหานี้มีผลต่อฟังก์ชัน GX SDI-SD MegaCore Stratixทั้งหมด ด้วยสัญญาณนาฬิกาที่เกิด PLL ที่ความถี่ 67.5 MHz

    ไม่สามารถติดตั้งการออกแบบในอุปกรณ์ได้

    ความละเอียด

    ตั้งค่าสัญญาณนาฬิกาอินพุตเป็นความถี่ 29.7 MHz เพื่อให้ PLL สร้างความถี่ของสัญญาณนาฬิกาขาออกเป็น 74.25 MHz

    ปัญหานี้จะได้รับการแก้ไขใน SDI MegaCore เวอร์ชันในอนาคต ฟังก์ชัน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้