ID บทความ: 000087076 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/09/2011

การกําหนดเป้าหมายการคอมไพล์ที่Stratixอุปกรณ์ V ล้มเหลว

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    การออกแบบที่ประกอบด้วย FIR Compiler และกําหนดเป้าหมายStratix V อย่าคอมไพล์แม้ว่าคุณจะมีสิทธิ์การใช้งานที่ถูกต้องสําหรับ แกน IP โปรดดูrd03082011_116โซลูชัน Altera ที่ http://www.altera.com/support/kdb/solutions/rd03082011_116.html

    FIR Compiler ออกแบบเป้าหมายอุปกรณ์ Stratix V

    การออกแบบที่ประกอบด้วยคอร์ IP นี้และตั้งเป้าไปยังอุปกรณ์ Stratix V ไม่สามารถคอมไพล์ได้

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ถ้าคุณมีสิทธิ์การใช้งานที่ถูกต้องสําหรับ IP นี้ core ให้ทําตามขั้นตอนเหล่านี้:

    1. อัพเกรดการติดตั้งซอฟต์แวร์ Quartus II ของคุณ ไปยังเวอร์ชัน 10.1 Service Pack 1
    2. ใช้ Patch 1.19 กับการติดตั้งซอฟต์แวร์ Quartus II ของคุณ
    3. สร้างคอร์ IP ของคุณใหม่และผู้อื่นในการออกแบบของคุณ ที่ได้รับผลกระทบจากปัญหานี้
    4. คอมไพล์การออกแบบของคุณใหม่

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้