ID บทความ: 000087033 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/09/2013

ข้อผิดพลาดการฝึกอบรมลิงก์ PCIe Gen2 เมื่อใช้ฮาร์ดรีเซ็ตคอนโทรลเลอร์

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    อาจเกิดปัญหาการเชื่อมต่อ PCIe Gen2 Hard IP เป็นระยะๆ ใน Quartus II เวอร์ชั่น 13.0SP1 และก่อนหน้า เมื่อใช้ฮาร์ดรีเซ็ต คอนโทรลเลอร์ในการกําหนดค่าทั่วไป Gen2, Stratix V Hard IP สําหรับฟังก์ชัน PCI Express MegaCore อาจส่งอย่างไม่ถูกต้องที่ 5 Gbps แทนที่จะใช้อัตราข้อมูล 2.5 Gbps ในการฝึกอบรมลิงก์

    ความละเอียด

    สําหรับการกําหนดค่า Gen2 ที่ไม่ได้ใช้การกําหนดค่าผ่าน โปรโตคอล (CvP) ทําตามคําแนะนําในความรู้ โซลูชันพื้นฐานสําหรับการแก้ไขปัญหา สําหรับการกําหนดค่า CvP Gen2 ติดต่อ mySupport

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้