คุณจะได้รับข้อผิดพลาดนี้เมื่อพยายามกําหนดอัตราสลับที่ 800MHz และการมอบหมาย LVDS I/O ให้กับพินนาฬิกาในอุปกรณ์ IV Stratix®ที่มีความหนาแน่น 680, 530, 360 และ 290
ตาราง 1-42 ใน คุณสมบัติ DC และสวิตช์สําหรับอุปกรณ์ IV Stratix (PDF) ระบุว่ารองรับอุปกรณ์เกรดความเร็ว -2/2X รองรับfHSCLK_in (ความถี่สัญญาณนาฬิกาขาเข้า) ได้รับการสนับสนุนสําหรับมาตรฐาน True Differential I/O ซึ่งไม่ใช้กับอุปกรณ์ที่มีความหนาแน่นสูงกว่าที่ระบุไว้ข้างต้น