ID บทความ: 000087013 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/06/2012

ปัญหาการปิดเครื่องลึกด้วยอินเทอร์เฟซ LPDDR2 บนอุปกรณ์ Cyclone V โดยใช้ระบบโปรเซสเซอร์แบบแข็ง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อผลิตภัณฑ์ LPDDR2

    ในอินเทอร์เฟซ LPDDR2 การกําหนดเป้าหมายอุปกรณ์ Cyclone V โดยใช้ ระบบโปรเซสเซอร์ Hard (HPS) หากคุณสมบัติ Auto Power Down (APD) เปิดใช้งานและถูกกระตุ้นโดยการกระตุ้นให้เกิดกิจกรรมอย่างชัดแจ้ง อาจไม่รู้จักคําขอของผู้ใช้ในการเข้าสู่โหมด Deep Power Down (DPD) ปัญหานี้เกิดขึ้นเนื่องจากระบบไม่สนใจคําขอ DPD อย่างชัดแจ้งเมื่อ มีอยู่แล้วในโหมด DPD ที่เรียกใช้โดย APD

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือเพื่อให้แน่ใจว่าหน่วยความจํา HPS คอนโทรลเลอร์ยังไม่ได้อยู่ในโหมด DPD อันเป็นผลมาจากคุณสมบัติ APD คุณสามารถทําให้ตัวควบคุมหน่วยความจําออกจากโหมด APD โดยการออก คําสั่ง Dummy Write ไปยังที่อยู่ใดๆ

    ขั้นตอนที่แนะนํามีดังนี้:

    1. ออกคําขอลดพลังงานแบบลึก
    2. ออกคําสั่งเขียนไปยังที่อยู่หน่วยความจําใดๆ

    ปัญหานี้จะไม่ได้รับการแก้ไข

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้