เมื่อใช้คอนโทรลเลอร์ DDR4 Intel® Arria® 10 FPGA ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.1 คุณอาจพบความล่าช้าของคําสั่ง CAS_n-to-CAS_n กับกลุ่มธนาคารต่างๆ ไม่ตรงกับการตั้งค่าพารามิเตอร์ tCCD_S ใน Intel Arria 10 DDR4 Controller Intel® FPGA IP GUI ตัวอย่างเช่น คุณอาจตั้งค่า tCCD_S เป็น 4 ใน GUI แต่รูปคลื่นการจําลองแสดงค่า 8 ซึ่งส่งผลให้เกิดช่องว่างระหว่างธุรกรรมการอ่านหรือการเขียนติดต่อกัน
การแก้ไขปัญหาชั่วคราว คุณสามารถเปลี่ยนพารามิเตอร์ต่อไปนี้ได้:
จาก:
. SEC_HMC_CFG_RD_TO_RD_DIFF_BG (2),
. PRI_HMC_CFG_RD_TO_RD_DIFF_BG (2),
. SEC_HMC_CFG_WR_TO_WR_DIFF_BG (2),
. PRI_HMC_CFG_WR_TO_WR_DIFF_BG (2),
ถึง:
. SEC_HMC_CFG_RD_TO_RD_DIFF_BG (1),
. PRI_HMC_CFG_RD_TO_RD_DIFF_BG (1),
. SEC_HMC_CFG_WR_TO_WR_DIFF_BG (1),
. PRI_HMC_CFG_WR_TO_WR_DIFF_BG (1),
พารามิเตอร์เหล่านี้มีอยู่ในไฟล์ต่อไปนี้สําหรับการสังเคราะห์หรือการจําลอง:
- เวอร์ชั่น /emif__example_design/sim/altera_emif_/sim/ed_sim_altera_emif__*.v
- เวอร์ชั่น /emif__example_design/qii/altera_emif_/synth/ ed_synth_altera_emif__*.v
- เวอร์ชัน //altera_emif_/synth/_altera_emif__*.v
- เวอร์ชั่น //altera_emif_/sim/_altera_emif__*.v
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต