ID บทความ: 000086994 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/02/2012

Stratix V Hard IP สําหรับการจําลอง PCI Express ส่ง TLPs อีกครั้งอย่างไม่ถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    Stratix V Hard IP สําหรับ PCI Express กําลังส่ง TLPs อีกครั้ง ก่อนที่ตัวจับเวลาการเล่นซ้ําจะหมดอายุลงซึ่งนําไปสู่การทําซ้ํา TLPs ปัญหานี้เกิดขึ้นเฉพาะเมื่อเวลาแฝงการส่ง ACK เกิน แนวทางข้อมูลจําเพาะ PCI Express ซึ่งอาจเกิดขึ้นในช่วงภาวะวิกฤต ทดสอบ

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหา ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 12.0 ของ Stratix V Hard IP สําหรับคอร์ PCI Express IP

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้