ID บทความ: 000086984 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/07/2013

Arria V Hard IP สําหรับ PCI Express IP Core ความล้มเหลวในการกําหนดเวลาบนการออกแบบ Gen1 x8 ใน 12.0 SP2

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    Arria V Hard IP สําหรับตัวแปร PCI Express IP Core Gen1 x8 การปิดเวลาล้มเหลวในเวอร์ชัน 12.0 SP2 ของซอฟต์แวร์ Quartus II

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 12.1 ของซอฟต์แวร์ Quartus II

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้