ID บทความ: 000086974 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 20/11/2013

ข้อผิดพลาด (178018): ต้องวางช่องสัญญาณในกลุ่มช่องสัญญาณที่รวมกันต่อไปนี้ไว้ในตําแหน่งติดกัน หากมีการใช้ CMU PLL ช่องว่างจะต้องเหลือไว้สําหรับช่อง PLL ที่ส่ง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • IP เอฟพีจีเอตัวรับส่งสัญญาณ Intel® Arria® V Native PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจพบข้อผิดพลาด Fitter ต่อไปนี้ หากคุณคอมไพล์การออกแบบด้วย 4 ช่องสัญญาณของ XAUI PHY ที่วางในแบงค์ตัวรับส่งสัญญาณอุปกรณ์ Arria® V สองช่องใน Quartus® II 13.0

    ข้อผิดพลาด (178018): ต้องวางช่องสัญญาณในกลุ่มช่องสัญญาณที่รวมกันต่อไปนี้ไว้ในตําแหน่งติดกัน หากมีการใช้ CMU PLL ช่องว่างจะต้องเหลือไว้สําหรับช่อง PLL ที่ส่ง

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชัน 13.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Arria® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้