ID บทความ: 000086974 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 20/11/2013

ข้อผิดพลาด (178018): ช่องสัญญาณในกลุ่มแชนเนลที่ถูกผูกมัดซึ่งมีสิ่งต่อไปนี้ต้องอยู่ในตําแหน่งที่ติดกัน หากมีการใช้ CMU PLLs ต้องปล่อยให้มีช่องว่างสําหรับการส่งผ่านช่องสัญญาณ PLL

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจพบข้อผิดพลาด Fitter ต่อไปนี้ หากคุณกําลังคอมไพล์การออกแบบด้วย 4 ช่องสัญญาณของ XAUI PHY ที่วางไว้ในสองธนาคารตัวรับส่งสัญญาณอุปกรณ์ V Arria®ใน Quartus® II 13.0

    ข้อผิดพลาด (178018): ช่องสัญญาณในกลุ่มแชนเนลที่ถูกผูกมัดซึ่งมีสิ่งต่อไปนี้ต้องอยู่ในตําแหน่งที่ติดกัน หากมีการใช้ CMU PLLs ต้องปล่อยให้มีช่องว่างสําหรับการส่งผ่านช่องสัญญาณ PLL

    ความละเอียด

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Arria® V GX FPGA

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้