ID บทความ: 000086944 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 31/01/2018

ทําไมอินเทอร์เฟซหน่วยความจําภายนอก Intel® Stratix® 10 DDR4 IP แสดงการละเมิดการเต้นของชีพจรขั้นต่ําบนนาฬิกา wf_clk ในตัววิเคราะห์เวลา Intel Quartus® Prime

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 อินเทอร์เฟซหน่วยความจำภายนอก
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 17.1.1 คุณอาจเห็นการละเมิดเวลาความกว้างของพัลส์ขั้นต่ําที่เกี่ยวข้องกับนาฬิกา wf_clk_ ในรายงานเวลาคอมไพล์Intel Quartusของโครงการที่ใช้ IP อินเทอร์เฟซหน่วยความจําภายนอก Intel Stratix® 10 ตัว DDR4

    ตัวอย่างของการละเมิดเวลา Pulse Width ขั้นต่ําจากโครงการออกแบบตัวอย่าง Intel Stratix 10 DDR4 ถูกemif_s10_0|emif_s10_0_wf_clk_3ด้วยความล้มเหลวแบบ Slack ที่ -0.058

    ความละเอียด

    สามารถละเลยการละเมิดความกว้างของพัลส์ขั้นต่ําของwf_clkนาฬิกาได้
    ปัญหานี้ได้รับการกําหนดให้แก้ไขในซอฟต์แวร์ Intel Quartus Prime Pro รุ่นใหม่ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้