ID บทความ: 000086943 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 05/09/2018

ข้อผิดพลาดภายใน: ตัวเลือกโปรแกรมเน้นก่อนที่ตั้งโปรแกรมได้ถูกตั้งค่าเป็น 1 สําหรับพิน dut_mem_mem_par(0)~ pad แต่ไม่รองรับการตั้งค่าโดย SSTL-12 มาตรฐาน I/O ที่มีอัตรา Slew 0

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • IP เอฟพีจีเอ Intel® Stratix® 10 อินเทอร์เฟซหน่วยความจำภายนอก
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อผิดพลาดที่คล้ายกับที่แสดงด้านล่างเมื่อคอมไพล์ DDR4 IP ในซอฟต์แวร์ Quartus® Prime เวอร์ชัน 18.0 และ 18.0.1

    ข้อผิดพลาดภายใน: ตัวเลือกโปรแกรมเน้นก่อนที่ตั้งโปรแกรมได้ถูกตั้งค่าเป็น 1 สําหรับพิน <signal_name>~ pad แต่การตั้งค่าไม่รองรับโดย SSTL-12 มาตรฐาน I/O ที่มีอัตรา Slew 0

    <signal_name> เป็นหนึ่งในสัญญาณที่อยู่/คําสั่งของ DDR4

    ความละเอียด

    ในโครงการ Quartus® Prime ไฟล์ QSF ให้ป้อนงานมอบหมายต่อไปนี้:

    set_instance_assignment -ชื่อ PROGRAMMABLE_PREEMPHASIS 0 -to <signal_name>

    เพิ่มงานที่คล้ายกันสําหรับสัญญาณ DDR4 ที่ได้รับผลกระทบแต่ละสัญญาณ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้