ID บทความ: 000086932 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/11/2018

ทําไมสัญญาณ MAX® 10 DDR2 mem_odt ถึงสลับไปมาระหว่างการสอบเทียบทั้งในการจําลอง RTL และการทํางานฮาร์ดแวร์

สิ่งแวดล้อม

  • Intel® Quartus® Prime Lite Edition
  • Intel® Quartus® Prime Standard Edition
  • IP เอฟพีจีเอ Intel® คอนโทรลเลอร์ DDR2 SDRAM พร้อม UniPHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาเกี่ยวกับ IP MAX® 10 DDR2 สัญญาณ mem_odt จะไม่สลับระหว่างการสอบเทียบ แม้ว่านี่จะเป็นพฤติกรรมที่ไม่ถูกต้องสําหรับสัญญาณ mem_odt ในระหว่างการสอบเทียบ แต่ก็ไม่มีผลกระทบต่ออินเทอร์เฟซ DDR2

    หลังจากปรับเทียบแล้ว สัญญาณ mem_odt จะสลับตามที่คาดไว้ระหว่างทรานส์การเขียนหน่วยความจํา

    ความละเอียด

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขใน Quartus® Prime Standard เวอร์ชัน 19.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® MAX® 10 FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้