คำอธิบาย
เมื่อกําหนดค่า IP EMIF เป็น DDR3 หรือ DDR4 ที่มีกลุ่ม x4 DQ/DQS แล้ว Quartus® Prime อาจกําหนดพิน DQ ให้กับตําแหน่งที่ไม่เป็นไปตามกลุ่ม x4 DQ/DQS ที่กําหนดไว้ในไฟล์พินอุปกรณ์โดยอัตโนมัติ
ความละเอียด
ในสถาปัตยกรรม Intel® Arria® 10 หรือ Intel Stratix® 10 I/O สําหรับการกําหนดค่า x4 DQ/DQS เป็นกฎหมายในการกําหนดพิน DQ ไปยังตําแหน่ง DQ I/O ใดๆ ภายในเลน x12 I/O