ID บทความ: 000086924 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/08/2017

ทําไมจึงเกิดข้อผิดพลาดพอดีกับระดับแรงดันไฟฟ้าที่แตกต่างกันในธนาคาร Stratix 10 3V IO

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อจํากัด IO ที่มีมาตรฐาน IO ที่แตกต่างกันในธนาคาร 3V IO ที่แตกต่างกัน พอดีล้มเหลวเช่นข้อความแสดงข้อผิดพลาดต่อไปนี้


    ข้อผิดพลาด (175020): Fitter ไม่สามารถวางพินลอจิกในภูมิภาค (0, 12) ไปยัง (0, 14) ซึ่งมีข้อจํากัด เนื่องจากไม่มีตําแหน่งที่ถูกต้องในภูมิภาคสําหรับตรรกะประเภทนี้
    ข้อผิดพลาด (19261): Signal xxx ถูกจํากัดด้วยตําแหน่งที่เป็นพินสองวัตถุประสงค์ที่สามารถใช้โดย PCIe HIP เป็น nPERST  หากใช้สัญญาณเป็น nPERST โปรดเลือกIO_STANDARD 3V  หากคุณไม่ได้ใช้ PCIe และจงใจพยายามใช้มาตรฐานที่ไม่ใช่ 3V บนพินนี้ โปรดเพิ่ม 'set_instance_assignment -name USE_AS_3V_GPIO ON -to local_rstn' ในไฟล์ QSF ของคุณ หรือคุณสามารถย้ายสัญญาณนี้ไปยังตําแหน่งอื่นได้ (ได้รับผลกระทบจากสถานที่ตั้ง 1 แห่ง)

    ความละเอียด

    ธนาคาร IO 3V ทั้งหมดควรทํางานด้วยแรงดันไฟฟ้าเดียวกันสําหรับStratix 10

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้