ID บทความ: 000086918 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 04/08/2016

ฉันจะเปิดใช้งานบริดจ์ FPGA2SDRAM บน Cyclone V SOC และอุปกรณ์ Arria V SOC ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สามารถเปิดใช้งานบริดจ์ HPS ได้จาก Preloader (SPL/MPL) หรือ U-boot และในบางกรณีจาก Linux

    FPGA2SDRAM bridge FPGAการกําหนดค่าพอร์ตมีอยู่ในตรรกะ FPGA และก่อนที่จะเปิดใช้งานบริดจ์ ระบบย่อย SDRAM ต้องอยู่ในสถานะไม่ได้ใช้งานและต้องปรับตั้งค่าพอร์ต FPGA

    หมาย เหตุ:

    • ต้องไม่ได้ใช้งานระบบย่อย SDRAM เพื่อหลีกเลี่ยงการสูญเสียข้อมูลในการเปลี่ยนผ่าน (HPS ที่ทํางานจาก RAM บนชิป, ปิดใช้งานอุปกรณ์ต่อพ่วงทั้งหมด)
    • หากโหลดอิมเมจFPGAใหม่ จะต้องปรับใช้การกําหนดค่าพอร์ต FPGA ใหม่หากมีการเปลี่ยนแปลงการกําหนดค่าพอร์ต FPGA2SDRAM

     

    Preloaders (SPL) และ U-boot ที่สร้างขึ้นจาก SOC EDS 13.1 และใหม่กว่ามีฟังก์ชันพิเศษและสร้างในฟังก์ชันเพื่อเปิดใช้งาน HPS Bridge อย่างปลอดภัย

     

    ความละเอียด

    หากต้องการเปิดใช้งานบริดจ์ HPS FPGA2SDRAM จาก Preloader หรือ U-Boot ให้ทําตามขั้นตอนด้านล่าง:

    ตัวโหลดล่วงหน้า

    • Preloader จะตรวจสอบสถานะของFPGAและจะเปิดใช้งานบริดจ์ที่กําหนดค่าใน QSYS / BSP โดยอัตโนมัติหากมีการกําหนดค่าFPGA
    • Preloader รองรับการเขียนโปรแกรมFPGAก่อนเรียกใช้บริดจ์อัตโนมัติเปิดใช้งานการทดสอบและโค้ด
      • https://rocketboards.org/foswiki/view/Documentation/GSRD131ProgrammingFPGA

     

    U-boot

    • คําสั่ง bridge_enable_handoff สามารถเรียกใช้ได้จากพรอมต์คําสั่ง U-boot เพื่อเปิดใช้งานบริดจ์
    • ฟังก์ชันนี้ทําให้ HPS และ SDRAM อยู่ในสถานะที่ปลอดภัยก่อนเปิดใช้งานบริดจ์ทั้งหมดหลังจากการตรวจสอบที่เหมาะสม
    • "เรียกใช้bridge_enable_handoff"

     

    ขั้นตอนการเปิดใช้งานบริดจ์ HPS FPGA2SDRAM ด้วยตนเอง

    • ต้องตั้งโปรแกรม fabric FPGA
    • HPS SDRAM ต้องอยู่ในสถานะไม่ได้ใช้งาน (HPS ที่ทํางานจาก RAM บนชิป, ปิดใช้งานอุปกรณ์ต่อพ่วงทั้งหมด)
    • การกําหนดค่าพอร์ต FPGA FPGA2SDRAM ต้องถูกนําไปใช้โดยการตั้งค่าบิต "applycfg" ภายในการลงทะเบียน sdr.ctrlgrp.staticcfg
    • บริดจ์สามารถเปิดใช้งานได้ด้วยการเขียนไปยังการลงทะเบียนการควบคุม Bridge

    หมาย เหตุ:

    • หากFPGAถูกตั้งโปรแกรมใหม่ด้วยภาพFPGAโดยใช้การกําหนดค่าพอร์ต FPGA2SDRAM เดียวกัน ไม่จําเป็นต้องนําการกําหนดค่าพอร์ตFPGAไปใช้ใหม่
    • ไม่รองรับการเปิดใช้งานบริดจ์ FPGA2SDRAM ภายใน Linux เป็นครั้งแรก เนื่องจากระบบย่อย SDRAM ไม่สามารถอยู่ในสถานะไม่ได้ใช้งานที่รับประกันได้อย่างง่ายดาย

     

    ข้อมูลนี้จะรวมอยู่ในคู่มืออ้างอิงทางเทคนิค Cyclone V HPS ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้