ID บทความ: 000086912 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 25/09/2018

พฤติกรรมของสัญญาณสถานะตัวสร้างการรับส่งข้อมูลใน Intel® Arria® 10 และการออกแบบตัวอย่าง IP Intel® Stratix® 10 EMIF คืออะไร

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • IP เอฟพีจีเอ Intel® Stratix® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สัญญาณ traffic_gen_pass จะสูงหากไม่มีข้อผิดพลาดบิตและลูปการทดสอบสําหรับจํานวนรอบที่เฉพาะเจาะจง ในโหมดทดสอบลูปไม่มีที่สิ้นสุด สัญญาณ traffic_gen_pass จะไม่สูงขึ้น

    สัญญาณ traffic_gen_fail จะสูงเมื่อใดก็ตามที่สัญญาณ pnf_per_bit (pnf = pass not fail) อยู่ในระดับต่ํา โดยไม่คํานึงว่าการทดสอบจะรันกี่ลูป

    สัญญาณ traffic_gen_timeout จะสูงเมื่อหมดเวลาเนื่องจากปัญหาตัวสร้างการรับส่งข้อมูล

    ความละเอียด

    สัญญาณสถานะตัวสร้างการรับส่งข้อมูลทั้งหมดจะยังคงต่ําอยู่ถ้าอินเทอร์เฟซไม่สามารถปรับเทียบได้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้