ID บทความ: 000086897 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/07/2018

ทําไมอุปกรณ์ Intel® Stratix® 10 MX ถึงล้มเหลวในการกําหนดค่า

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® อินเทอร์เฟซหน่วยความจำแบนด์วิทสูง (HBM2)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชัน 18.0 อุปกรณ์ Intel® Stratix® 10 MX จะล้มเหลวในการกําหนดค่าเมื่อนาฬิกาอ้างอิง Universal Interface Block (UIB) PLL ไม่ทํางานแม้ว่าจะไม่มี HBM2 IP ในโครงการ

    ความละเอียด

    เชื่อมต่อนาฬิกาอ้างอิง UIB PLL กับอุปกรณ์ Intel Stratix 10 MX และให้นาฬิกาที่ตรงตามข้อกําหนดที่จําเป็นที่แสดงในแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® Stratix® 10

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 18.0.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 MX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้