ID บทความ: 000086874 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/03/2017

ทําไม IRQ จึงไม่ถูกล้างออกเป็น 0 โดยอัตโนมัติในโหมดการแปลงรอบเดียวเมื่อทําการจําลอง MAX 10 ADC IP Core

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Modular ADC core
  • การจำลอง, ดีบักและการตรวจสอบ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    บิต EOP ในการลงทะเบียน ISR ของ Modular ADC IP Core ในอุปกรณ์ MAX® 10 เครื่องซึ่งมีความรับผิดชอบในการสร้าง IRQ ถูกตั้งค่าเป็น '1' โดยฮาร์ดแวร์เมื่อมีการรับกลุ่มตัวอย่างทั้งหมด บิตนี้ไม่ล้างเป็น 0 โดยอัตโนมัติในการจําลอง RTL ผู้ใช้จําเป็นต้องเขียน 1 ไปยังบิตนี้เพื่อล้าง

    ความละเอียด

    หากต้องการล้างบิต EOP เป็น 0 สําหรับการขัดจังหวะครั้งต่อไป ให้เขียนการลงทะเบียน 1 ไปยัง ISR เพื่อระบุว่าได้รับบล็อกตัวอย่างทั้งหมดแล้ว

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® MAX® 10 FPGA

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้