เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.1 คุณอาจประสบปัญหาการละเมิดที่บิดเบี้ยวสูงสุดเมื่อคอมไพล์โครงการที่มี Signal Tap เปิดใช้งาน การละเมิดเหล่านี้เกิดขึ้นในการออกแบบที่กําหนดเป้าหมายอุปกรณ์ Intel® Arria® 10 เครื่อง เนื่องจากข้อจํากัดด้านเวลาที่สร้างขึ้นโดยอัตโนมัติใน intel_signal_tap.sdc เหนือข้อจํากัดความล่าช้าสูงสุดที่ 1 ns
หากต้องการแก้ไขปัญหานี้ ให้เขียนข้อจํากัด ของ set_max_delay ดังนี้เพื่อเขียนทับข้อจํากัด set_max_delay ใน intel_signal_tap.sdที่สร้างขึ้นโดยอัตโนมัติ c:
set_max_delay -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_in_reg[*]}] -ไปยัง [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_ stp_status_bits_cdc_u1|stp_status_bits_out[*]}] 30.000