ID บทความ: 000086862 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/06/2019

ทําไม Output Enable/Disable Times สําหรับบัสจึงเป็นค่าขั้นต่ําสําหรับบิตทั้งหมดของบัส

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.1 เอาต์พุตเปิดใช้งาน/ปิดใช้งาน Times จะรายงานความล่าช้าขั้นต่ําแทนที่จะแสดงค่าสูงสุดสําหรับบิตบัส ปัญหานี้เกิดขึ้นเมื่อกําหนดเป้าหมายอุปกรณ์ Intel® Stratix® 10 เครื่อง

ความละเอียด

หากต้องการแก้ไขปัญหานี้ ให้ขยายบิตบัสข้อมูลรวมและระบุค่าหน่วงสูงสุดด้วยตนเอง

ปัญหานี้ได้รับการแก้ไขโดยเริ่มจากซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.3

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้