ID บทความ: 000086852 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/02/2019

# ** ข้อผิดพลาด (ระงับได้): (vsim-10000) <simulation directory="">/sim/<ip name="">.v(61): การอ้างอิง defparam ที่ยังไม่ได้แก้ไขไปยัง 'scfifo_component' ใน scfifo_component.add_ram_output_register</ip></simulation>

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 18.1 และรุ่นก่อนหน้า คุณอาจเห็นข้อความแสดงข้อผิดพลาดนี้หากคุณเรียกใช้การจําลองเนทีฟลิงค์ในโปรแกรมจําลอง Modelim ทั้งนี้เนื่องจากคุณมี FIFO IP ในการออกแบบของคุณ และ IP นี้ไม่รองรับการจําลอง VHDL

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ เปลี่ยนรูปแบบสําหรับเอาต์พุต netlist จาก VHDL เป็น Verilog HDL ใน:

    การกําหนด -> การตั้งค่า ->การตั้งค่าเครื่องมือ Eda > การจําลอง -> Format สําหรับ netlist เอาต์พุต ก่อนที่คุณจะรันการจําลองการเชื่อมต่อเนทีฟ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้