ปัญหาสำคัญ
เมื่อคุณเข้าถึงการลงทะเบียน Intel Stratix® 10 หรือ Intel Arria® 10 MMR ECC สัญญาณmmr_slave_readdatavalidจะไม่เป็นอย่างอื่นหลังจากถูกระบุ
เปิดไฟล์ \synth\altera_emif_io_hmc_ecc_mmr.v และเพิ่มบรรทัดที่ระบุโดย // NEW CODE (ตามที่แสดงด้านล่าง) สําหรับ h080/10'h081/10 การลงทะเบียน'h082/10'h090/10'h091/10'h092/10'h093/10'h094
10'h080 :
เริ่ม ต้น
reg_clr_intr <= 1'b0;
reg_clr_mr_rdata <= 1'b0;
ถ้า (int_slave_write)
เริ่ม ต้น
reg_wrpath_pipeline_en <= slave_wr_data [ 10] & slave_byte_enable [1]
reg_ecc_code_overwrite <= slave_wr_data [ 9] & slave_byte_enable [1]
reg_enable_auto_corr <= slave_wr_data [ 8] & slave_byte_enable [1]
reg_enable_rmw <= slave_wr_data [ 2] & slave_byte_enable [0]
reg_enable_dm <= slave_wr_data [ 1] & slave_byte_enable [0]
reg_enable_ecc <= slave_wr_data [ 0] & slave_byte_enable [0]
สิ้น สุด
ถ้า (int_slave_read)
เริ่ม ต้น
int_slave_rd_data <= {
{(CFG_MMR_DATA_WIDTH - 11){1'b0}}
reg_wrpath_pipeline_en ,
reg_ecc_code_overwrite ,
reg_enable_auto_corr ,
cfg_ecc_in_protocol ,
cfg_data_rate ,
reg_enable_rmw ,
reg_enable_dm ,
reg_enable_ecc
};
int_slave_rd_data_valid <= 1'b1;
สิ้น สุด
อื่นๆ // รหัสใหม่
เริ่ม // รหัสใหม่
int_slave_rd_data_valid <= 1'b0; รหัสใหม่
สิ้นสุด // รหัสใหม่
สิ้น สุด
ปัญหานี้ได้รับการกําหนดให้แก้ไขในซอฟต์แวร์ Intel Quartus® Prime รุ่นใหม่ในอนาคต