คำอธิบาย
คุณอาจเห็นข้อผิดพลาดนี้ในขณะตั้งโปรแกรมIntel® FPGAด้วยไฟล์ SVF โดยใช้ดีบักเกอร์ JTAG Chain ในซอฟต์แวร์ Intel® Quartus® Prime
เป็นที่ทราบกันว่าหากไฟล์ SVF ถูกสร้างขึ้นด้วย TCK ตั้งค่าเป็น 6 MHz และIntel® FPGA Download Cable II (ก่อนหน้านี้เรียกว่า USB-Blaster II) กําลังทํางานด้วยค่า TCK เริ่มต้นที่ 24 MHz
หากไฟล์ SVF ถูกสร้างขึ้นด้วย TCK ที่ตั้งไว้ที่ 25 MHz สิ่งนี้จะทํางานได้ดีตราบใดที่ TCK ของIntel FPGA Download Cable IIไม่ได้รับการเปลี่ยนแปลง
ความละเอียด
หากไฟล์ SVF ถูกสร้างขึ้นด้วย 6 MHz เป็น TCK ความถี่Intel® FPGA Download Cable IIควรถูกดึงลงมาที่ 6 MHz เพื่อสัมพันธ์กับการตั้งค่าไฟล์ SVF
โดยเปิด Nios II Command Shell และพิมพ์ในคําสั่งต่อไปนี้:
'jtagconfig --setparam 1 JtagClock 6M'