คำอธิบาย
rx_syncclock จะไม่ถูกใช้เมื่อ Intel® MAX® 10 FPGA Soft LVDS มีปัจจัยอนุกรม/ดีซีเรียลไลเซอร์ (SERDES) ดังนั้น rx_syncclock จึงไม่มีในตัวรับสัญญาณ Soft LVDS Intel® FPGA IP เมื่อเลือกแม้แต่ปัจจัย SERDES
ความละเอียด
ปัญหานี้ไม่จําเป็นต้องแก้ไขปัญหา