คำอธิบาย
นาฬิกาที่ไม่มีข้อจํากัดอาจถูกรายงานในรายงานนาฬิกา Timing Analyzer เมื่อมีการใช้นาฬิกาอ้างอิง PLL ผ่านหลาย Intel® Stratix® 10 EMIF IP เนื่องจากสายนาฬิกาอ้างอิง PLL ถูกกําหนดเส้นทางไปยัง PLL ที่ไม่ได้ใช้ในคอลัมน์ I/O และ Fitter จดจําว่าเป็นทรัพยากรนาฬิกา
ตัวอย่างเช่น คุณอาจเห็นข้อความนาฬิกาที่ไม่มีข้อจํากัดที่คล้ายกันดังแสดงด้านล่าง
emif_ddr4_1|emif_ddr4_1|เก็บถาวร|arch_inst|pll_inst|pll_inst~refclk_Duplicate_4~io48tilelvds_0/s43_0_0__ioclknet48_tile__ref_clk0.reg ; ฐาน; ไม่มีข้อจํากัด ;
ความละเอียด
คุณสามารถปฏิเสธนาฬิกาที่ไม่มีข้อจํากัดเหล่านี้ได้ เนื่องจากนาฬิกาเหล่านี้ไม่ได้ใช้ในการออกแบบ