ID บทความ: 000086809 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 17/02/2021

ทําไมสัญญาณ strobe_out และ strobe_out_n วางอยู่ในพินที่ไม่ติดกันเมื่อใช้ strobe เสริมใน PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel® Arria® 10 FPGA IP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • IP เอฟพีจีเอ Intel® Arria® 10 PHY Lite สำหรับอินเทอร์เฟซแบบขนาน
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาใน PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel® Arria® IP แบบ FPGA 10 สัญญาณ strobe_out และ strobe_out_n จะถูกวางไว้ในพินที่ไม่ติดกันเมื่อคุณเลือก strobes เสริมและรวบรวมการออกแบบโดยไม่มีการกําหนดตําแหน่งพิน

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ให้กําหนดตําแหน่งพินของ strobe_out และ สัญญาณ strobe_out_n โดยวางไปยังพิน DQS/DQSn ที่อยู่ติดกัน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้