ID บทความ: 000086802 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 28/09/2018

ข้อมูลที่จัดเก็บใน FIFO การอ่านข้อมูลในคอร์ IP Serial Flash Mailbox Client Stratix® 10 FPGA สามารถอ่านข้อมูลในโฮสต์ JTAG ได้อย่างไร

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® Stratix® 10 Mailbox Client
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

สามารถเข้าถึง FIFO การอ่านข้อมูลผ่านบัส "rd_mem" ในคอร์ IP ไคลเอ็นต์กล่องจดหมายแฟลชซีเรียล Stratix® 10 เมื่อต้องการอ่านข้อมูลที่เก็บไว้ใน FIFO การอ่านข้อมูล คุณต้องอ่านข้อมูลจากบัส "rd_mem" โปรดดูที่ที่อยู่พื้นฐานและที่อยู่สิ้นสุด ของ IP rd_mem ใน Platform Designer สําหรับที่อยู่เริ่มต้นและรายการที่อยู่ที่คุณสามารถอ่านได้

สําหรับรายละเอียดเพิ่มเติมเกี่ยวกับขั้นตอนการดําเนินการอ่าน โปรดดูคู่มือผู้ใช้ Serial Flash Mailbox Client IP Core Stratix® 10

ความละเอียด

สําหรับรายละเอียดเพิ่มเติมเกี่ยวกับขั้นตอนการดําเนินการอ่าน โปรดดูคู่มือผู้ใช้ Serial Flash Mailbox Client IP Core Stratix® 10 Serial Flash

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้