เนื่องจากปัญหาในIntel® FPGA IP JTAG-Over-Protocol โดยใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 และ 21.2 คุณอาจเห็นข้อความแสดงข้อผิดพลาดที่คล้ายกับข้อความต่อไปนี้เมื่อสร้างรหัส HDL พร้อมตัวเลือก สร้างโมเดลการจําลอง= Verilog หรือ VHDL
ข้อผิดพลาด: add_fileset_file: ไม่มีไฟล์ C:/intelFPGA_pro/21.1/ip/altera/sld/st/intel_st_debug_if/cadence/intel_st_dbg_if_csr_h.sv
ขณะดําเนินการ
"add_fileset_file $current_sim/intel_st_dbg_if_csr_h.sv SYSTEM_VERILOG PATH $current_sim/intel_st_dbg_if_csr_h.sv $attr"
(ขั้นตอน "add_rtl_files" บรรทัดที่ 25)
ถูกเรียกใช้จากภายใน
"ซิมadd_rtl_files"
(ขั้นตอน "sim_callback" บรรทัดที่ 2)
ถูกเรียกใช้จากภายใน
"sim_callback intel_st_dbg_if_top"
มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 และ 21.2 ดาวน์โหลดและติดตั้งโปรแกรมแก้ไขจากลิงก์ที่เหมาะสมด้านล่าง
ดาวน์โหลดโปรแกรมแก้ไข Intel® Quartus® Prime Pro Edition 21.1 Patch 0.40 สําหรับ Windows (.exe)
ดาวน์โหลดโปรแกรมปรับปรุง Intel® Quartus® Prime Pro Edition 21.1 Patch 0.40 สําหรับ Linux (.run)
ดาวน์โหลด Readme สําหรับ Intel® Quartus® Prime Pro Edition 21.1 Patch 0.40 (.txt)
ดาวน์โหลดโปรแกรมแก้ไข Intel® Quartus® Prime Pro Edition 21.2 Patch 0.13 สําหรับ Windows (.exe)
ดาวน์โหลด โปรแกรมปรับปรุง Intel® Quartus® Prime Pro Edition 21.2 Patch 0.13 สําหรับ Linux (.run)
ดาวน์โหลด Readme สําหรับ Intel® Quartus® Prime Pro Edition 21.2 Patch 0.13 (.txt)
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.3