ID บทความ: 000086782 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/08/2021

ทําไมตัวสร้างการรับส่งข้อมูล EMIF 2.0 จึงรับรองสัญญาณล้มเหลวอย่างไม่ถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4 และก่อนหน้า คุณอาจเห็นตัวสร้างการรับส่งข้อมูล EMIF 2.0 (TG2) ยืนยันสัญญาณล้มเหลวอย่างไม่ถูกต้องเมื่อ TG2 ถูกกําหนดค่าเช่นนั้น TG_USER_WORM_EN = 1, TG_RETURN_TO_START_ADDR = 1, TG_ADDR_MODE = สุ่มหรือสุ่มตามลําดับ และTG_WRITE/READ_REPEAT_COUNT > 1

    ปัญหานี้เกิดขึ้นเนื่องจากตัวสร้างที่อยู่แบบสุ่มไม่รอให้การอ่าน/เขียนทําซ้ําจนเสร็จสิ้นในการทําซ้ําลูปครั้งสุดท้ายก่อนที่จะรีเซ็ตที่อยู่ซึ่งทําให้เกิดการเปรียบเทียบที่ไม่ถูกต้องใน TG2

    ความละเอียด

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC
    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้