ID บทความ: 000086768 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 10/12/2018

ทําไมตําแหน่ง PLL ไม่ตรงกันระหว่างคู่มืออุปกรณ์ Cyclone® V และรายงานการคอมไพล์ซอฟต์แวร์ Intel® Quartus® Prime สําหรับอุปกรณ์ Cyclone® V GX C3

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    มีรายงานการคอมไพล์ซอฟต์แวร์ Cyclone® V Device Handbook และ Intel® Quartus® Prime ที่ไม่ตรงกันสําหรับอุปกรณ์ Cyclone® V GX C3

    ตําแหน่งที่ตั้ง PLL ที่ได้รับรายงานจากรายงานการคอมไพล์ซอฟต์แวร์ Intel® Quartus® Prime มีการดําเนินการที่ถูกต้องและให้ไว้ด้านล่าง

    FRACTIONALPLL_X0_Y14

    FRACTIONALPLL_X0_Y32

    FRACTIONALPLL_X48_Y1

    FRACTIONALPLL_X48_Y32

     

    ความละเอียด

    ตําแหน่ง PLL ที่แก้ไขข้างต้นจะได้รับการอัปเดตในคู่มืออุปกรณ์ Cyclone® V เวอร์ชั่นในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้