ID บทความ: 000086767 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/08/2021

เหตุใดตัวสร้างการรับส่งข้อมูล EMIF 2.0 จํานวนรอบที่ไม่ได้ใช้งานและตัวนับการไม่ได้ใช้งานลูปจึงไม่ตรงกัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4 และก่อนหน้า จํานวนรอบการไม่ได้ใช้งานระหว่างลูปที่ตามมาใน EMIF Traffic Generator 2.0 (TG2) ไม่เท่ากับตัวนับการไม่ได้ใช้งานลูปเมื่อจํานวนการอ่านหรือการเขียนเท่ากับ 1 ปัญหานี้เกิดขึ้นเฉพาะเมื่อจํานวนลูปมากกว่า 2 เนื่องจากการโหลดตัวนับไม่ได้ใช้งานลูปใหม่เสร็จสิ้นอย่างไม่ถูกต้อง จํานวนรอบที่ไม่ได้ใช้งานระหว่างลูปคือน้อยกว่าตัวนับการไม่ใช้งานลูปหนึ่งครั้ง

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขโดยเริ่มจากซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้