เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 อาจมีความล้มเหลวในการทดสอบฮาร์ดแวร์ที่เกี่ยวข้องกับการตั้งค่า Capture Strobe Phase Shift สําหรับ PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel FPGA IP ความถี่ที่รองรับทั้งหมดเมื่อระบุเป้าหมายอุปกรณ์ Intel® Agilex® 7 อาจพบความล้มเหลวในการทดสอบฮาร์ดแวร์เมื่อตั้งค่า การเปลี่ยนเฟส Capture Strobe เป็น:
- ค่าใดๆ สําหรับความถี่อินเตอร์เฟซที่น้อยกว่า 150 MHz
- ค่าใดๆ นอกเหนือจาก 90 องศาสําหรับความถี่อินเทอร์เฟซที่ 150 MHz หรือมากกว่า
เนื่องจากความล้มเหลวนี้ ไม่รองรับความถี่อินเทอร์เฟซที่ต่ํากว่า 150 MHz ใน PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel FPGA IP ความถี่อินเตอร์เฟซขั้นต่ําต้องเป็น 150 MHz
สําหรับความถี่อินเทอร์เฟซที่รองรับ การเปลี่ยนเฟส Capture Strobe จะอยู่ที่ 90 องศาใน PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel FPGA IP GUI
สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 21.1 และใหม่กว่า ขอแนะนําให้ใช้ค่า การเปลี่ยนเฟส Capture Strobe นอกเหนือจาก 90 องศาเพื่อใช้การกําหนดค่าใหม่แบบไดนามิก
สําหรับรายละเอียดเพิ่มเติม โปรดดู PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel® FPGA IP คู่มือผู้ใช้ ส่วนการกําหนดค่าแบบไดนามิกใหม่
สําหรับซอฟต์แวร์ Intel Quartus® Prime Pro Edition เวอร์ชั่น 20.4 และ 20.3 ไม่มีการสนับสนุนฮาร์ดแวร์ที่รองรับ PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel Agilex® IP FPGA 7
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.3